CY7C1565KV18-500BZXC

CY7C1565KV18-500BZXC je 1,8V synchronní pipeline SRAM, vybavená architekturou QDR II+. Podobně jako architektura QDR II se architektura QDR II+ skládá ze dvou samostatných portů: portu pro čtení a portu pro zápis pro přístup k paměťovému poli. Rozšíření hloubky je dosaženo pomocí výběru portů, což umožňuje každému portu pracovat nezávisle.

Port pro čtení má vyhrazené datové výstupy pro podporu operací čtení a port pro zápis má vyhrazené datové vstupy pro podporu operací zápisu. Architektura QDR II+ má samostatné datové vstupy a datové výstupy, které zcela eliminují potřebu „obrácení“ datové sběrnice, která existuje u běžných I/O zařízení.

Ke každému portu se přistupuje přes společnou adresovou sběrnici. Adresy pro čtení a zápis adres jsou blokovány na střídavých vzestupných hranách vstupních (K) hodin. Přístupy k portům pro čtení a zápis QDR II+ jsou na sobě zcela nezávislé. Pro maximalizaci datové propustnosti jsou porty pro čtení i zápis vybaveny rozhraními DDR.

Každé umístění adresy je spojeno se čtyřmi 36bitovými slovy (CY7C1565KV18), která postupně vnikají do zařízení nebo ze zařízení. Vzhledem k tomu, že data jsou přenášena do a ze zařízení na každé vzestupné hraně obou vstupních hodin (K a K), je šířka pásma paměti maximalizována a zároveň se zjednodušuje návrh systému eliminací „obrátek“ sběrnice.

Vlastnosti produktu